NCID | BA75371267 |
タイトル | SystemVerilogアサーション・ハンドブック / Ben Cohen, Srinivasan Venkataramanan, Ajeetha Kumari著 ; 三橋明城男 [ほか] 共訳||System Verilog アサーション ハンドブック |
出版者 | 東京 : 丸善 , 2006.1 |
形態 | xliii, 367p ; 21cm |
別書名 | System Verilog assertions handbook : for formal and dynamic verification SystemVerilogアサーションハンドブック
|
注記 | 「Verilog/VHDL設計でのPSL/Sugar入門」 の続刊 その他の共訳者: 朽木順一, 茂木幸夫, 小笠原敦, 明石貴昭 |
分類 | NDC8:549.7 NDC9:549.7 |
件名 | BSH:集積回路
|
著者情報 | Cohen, Ben, 1945- Venkataramanan, Srinivasan <> Kumari, Ajeetha <> 三橋, 明城男||ミツハシ, アキオ <>
|
和洋区分 | 和 |
標題言語 | 日本語 |
本文言語 | 日本語 |
原作言語 | 英語 |
出版国 | 日本 |
ISBN | 4621076124
|
番号 | OTHN : TRC:06002856 |